[판교 사옥] SoC Product Implementation Engineer (경력)
㈜텔레칩스는 1999년에 설립된 회사로 고용노동부에서 선정한 강소기업입니다. 경기 성남시 수정구 금토로80번길 27 (금토동)에 위치하고 있으며, 디지털 멀티미디어 프로세서 개발 외 사업을 하고 있습니다.
Team 소개
-
SoC Product Implementation Team은 자사에서 설계되는 Design들이 실제 Physical Chip으로 Implement 되는 과정에서, Chip의 Quality (Area, Timing, Power, Testability 등)가 향상되도록 Lead 합니다.
RTL 기반 Design이 Wafer 상에 Chip으로 Physically 구현되는 과정이 저희 업무의 대상이며 해당 과정이 원활하게 수행될 수 있도록 Design을 검토하고, 기획한 Spec을 반영한 Constraint을 제작하여 해당 기준으로 Chip이 구현되는지를 관리합니다.
저희 팀은 해당업무 경력 10년 이상의 다수의 Eng’r를 보유하고 있어, 그 경험과 Knowhow를 Junior Eng’r 들과 공유하면서 함께 성장 중입니다.
채용 분야
-
자사의 Automotive 반도체는 기능별 Sub-System들로 구성된 HPDF(Hierarchical Physical Design Flow)로 진행되며, 각각의 Sub-System을 담당하여 구현과정을 진행 및 관리할 Engineer를 채용합니다.
담당 업무
- 자사 SoC Product에 대한 Timing Constraint (SDC) 제작 및 정합성 검토 (Pre STA)
- 자사 SoC Product Design에 대한 이해를 기반으로 CTS Guide를 비롯한 Implementation Guide를 제작
- 자사 SoC Product Implementation 과정을 Management 하며 GDS Out을 위한 Sign-Off Check
- Post STA를 수행하여 Timing, DRC, Integrity Check
- Scan / BIST 등 DFT Insertion 및 IST 적용 관련 Design 검토
- EDA Tool (Synthesis, STA, DFT 등)에 대한 Evaluation, Environment Setup 및 검증
지원자격
- SoC Design / Sequential Circuit에 대한 이해
- SoC Product 개발 과정에 대한 이해 및 경험 (PI 업무 경험)
- SDC (Design Constraints) 구문에 대한 이해 및 작성 능력
- DFT (Scan / BIST) 구현 및 검증 경험
- EDA Tool에 대한 경험 (STA, DFT, Synthesis, LEC 등등)
- Chip Top Level에서의 실무 진행 및 Project Management 경험
우대사항
- 경력 사항 : 6년 이상
- PD (Physical Design, P&R Layout) 업무 유 경험자
- In-system Test 적용 Product 유 경험자
근무조건 및 환경
- 근무형태 : 정규직(수습 3개월)
- 근무시간 : 주5일(월~금)
- 근무지역 : 텔레칩스 판교 사옥
유의사항
- 입사 지원 서류에 허위사실이 발견될 경우, 채용확정 이후라도 채용이 취소될 수 있습니다.
- 각 포지션 별로 진행되는 전형은 상이할 수 있으며, 필요 시 2차 면접 혹은 Reference Check 등의 추가 전형이 있을 수 있습니다.
- 관련법령 및 내부규정에 의거하여 취업보호대상자(장애인 등) 및 국가보훈 대상자는 우대하고 있습니다.
- 입사지원서 작성 시 본인의 전·현직 직장의 비밀로 유지된 기술상 또는 경영상의 정보를 기재하지 않도록 각별히 유의하시기 바랍니다.
- 입사 후 3개월을 수습기간으로 적용하며, 처우 및 근로조건은 정규직과 동일합니다.
수습기간 종료 시 업무 평가 결과에 따라 정규채용이 확정됩니다.
